Hoặc
Hãy lập bảng chân lí cho mạch sau:
Lập bảng chân lí cho từng phần có trong mạch cho đến khi xuất hiện đầu ra cuối cùng: